18 457 844 livres à l’intérieur 175 langues
2 911 253 livres numériques à l’intérieur 111 langues
63 882 livres audio à l’intérieur 25 langues
Cela ne vous convient pas ? Aucun souci à se faire ! Vous pouvez retourner les articles jusqu'à 30 jours
Impossible de faire fausse route avec un bon d’achat. Le destinataire du cadeau peut choisir ce qu'il veut parmi notre sélection.
Jusqu'à 30 jours pour les retours
Adopting new fabrication technologies not only provides higher integration and enhances performance, but also increases the types of manufacturing defects. With design size in millions of gates and working frequency in GHz timing-related defects havv become a high proportion of the total chip defects. For nanometer technology designs, the stuck-at fault test alone cannot ensure a high quality level of chips. At-speed tests using the transition fault model has become a requirement in technologies below 180nm.§Traditional at-speed test methods cannot guarantee high quality test results as they face many new challenges. Supply noise (including IR-drop, ground bounce, and Ldi/dt) effects on chip performance, high test pattern volume, low fault/defect coverage, small delay defect test pattern generation, high cost of test implementation and application, and utilizing low-cost testers are among these challenges. This book discusses these challenges in detail and proposes new techniques and methodologies to improve the overall quality of the transition fault test.
Bonjour ! Je suis Libroamiko, votre conseiller littéraire.
Comment puis-je vous aider ?